SRAM

Ez nahasi SDRAMarekin (DRAM sinkronoa), hau DRAM mota bat baita, bestelako ezaugarriak dituena..

SRAM erdieroaleetan oinarritutako RAM mota bat da, energia jasotzen duen bitartean datuak gordetzeko gai dena, funtzionatzeko inolako freskatze-zirkuiturik behar izan gabe. SRAM sigla ingelesezko Static Random Access Memory esamoldetik dator eta ausazko atzipen memoria estatikoa (edo RAM estatikoa) esan nahi du. Erdieroaleetan oinarritutako RAM mota bat da, eta energia jasotzen duen bitartean datuak gordetzeko gai izaten da, inolako freskatze-zirkuiturik behar izan gabe funtzionatzeko. Kontzeptu hau DRAM edo RAM dinamikoaren aurkakotzat jotzen da, azken horrek datuak mantendu ahal izateko etengabeko freskatze-prozesua behar baitu.^[1]

SRAMak bi motatakoak izan daitezke: hegakorra eta ez-hegakorra. Bi horien arteko aldea elikadura elektrikoa eteten denean datuak mantendu egiten diren ala galtzen diren da, hau da, memoriak energiarik gabe informazioa gorde dezakeen ala ez.

Diseinua

Zuzeneko atzipen-memoria da, hau da, edozein ordenatan irakur eta idatz daiteke informazioa memoria hauetan, edozein dela ere atziktutako memoriaren azken posizioa. SRAMeko bit bakoitza lau transistoreetan gordetzen da biegonkor bat sortuz. Zirkuitu biegonkor honek bi egoera egonkor ditu, bakoitzak 0 edo 1 gordetzeko erabiltzen direnak. Horretaz gain, beste bi transistore erabiltzen dira biegonkorren irakurketa eta idazkera eragiketak kontrolatzeko. Eskuarki, sei MOSFET erabiltzen ditu bit bakoitza gordetzeko. Horretaz gain, bit bakoitzeko 6, 8, 10 edo transistore gehiago erabiltzen dituzten SRAM motak daude.^[2]^[3]^[4]Hauek irakurketa edo idazketa ataka determinatu batzuetan erabiltzen dira zenbait bideo memorietan.

Transistore kopuru txikiagoak ahalbidetzen du gelaxka bakoitzaren tamaina txikitzea, beraz fabrikazio kostua txikitzen du, bit gehiago sar daitezkeelako siliziozko olata berean.

Posible da sei transistore baino gutxiago erabiltzen dituzten gelaxkak fabrikatzea, baina hiru transistoreduna ^[5] edo transistore bakarrekoa DRAM memoriari dagokio, ez SRAMari.

Zelularako sarbidea kontrol-bus batek kontrolatzen du (irudian WL), eta honek M5 eta M6 sarbide-transistoreak kontrolatzen ditu, eta hauek zelula BL' eta BL busetara konektatuta egon behar den ala ez kontrolatzen dute. Biak irakurketa zein idazkera datuak adierazteko, nahiz eta bi datu-busen prestakuntza beharrezkoa ez izan, ohikoa da inplementazio hori egitea zarata-margina hobetzeko helburuarekin.

DRAMa ez bezala, non irteera seinalea kondentsadore batera konektatua dagoen eta horrek irakurtze eragiketan oszilaketak erbiten dituen, SRAMean biegonkorrak dira seinalea oszilatzen dutenak, gainera egitura simetrikoak zehaztasun gehiagorekin sumatzen ditu tentsio bibrazio txikiak. Horrez gain, bi norabide-bitak jaso ditzakete aldi berean.

m norabide-lerroko eta n datu-lerroak dituen SRAM baten tamaina 2^m hitz edo 2^m × n bit da.

SRAM eragiketa moduak

SRAM memoria batek hiru funtzionamendu-egoera ditu: alde batetik, Standby edo atseden-egoera, non zirkuitua inaktibo geratzen den eta ez den jarduerarik egiten; bestetik, Reading edo irakurketa fasea, non datuak memoriatik irakurtzen diren; eta, azkenik, Writing edo idazketa fasea, non memorian gordetako datuak eguneratzen diren.

Atsedena

Kontrol-busa (WL) aktibatu gabe badago, sarbide-transistoreek (M5 eta M6) gelaxka datu-busetatik guztiz deskonektatzen dute, hau da, gelaxka une horretan isolatuta geratzen da. Bestalde, M1 eta M4 transistoreek osatzen duten bi biegonkorreko egiturak (flip-flop modukoak) gordetako datuak mantendu egiten ditu, elikadura elektrikoa presente dagoen bitartean.

Irakurketa

Demagun memorian gordetako balioa 1 dela eta Q posizioan gordeta dagoela. Irakurketa-zikloa datu-busetan 1 logikoa kargatuz hasten da, eta ondoren WL lerroa eta kontrol-transistoreak aktibatzen dira ohiko moduan. Jarraian, Q eta Q' seinaleen balioak datu-busetara transferitu egiten dira: BL aurretik zuen balioan mantentzen da, eta M1 eta M5 transistoreen bidez BL'-a 0 logikora doitzen da.

Bestalde, memorian gordetako balioa 0 bada, aurkako prozesua gertatzen da: kasu horretan, BL' balioa 1era doitzen da, eta BL, berriz, 0 logikora eramaten da, zikloak eskatzen duen ohiko portaerari jarraituz.

Idazketa

Idazketa zikloa datu-busean idatzi beharreko balioa sartzearekin hasten da, hau da, datuak bidaltzen diren unetik aurrera. Adibidez, 0 bat idazten bada, balioa doitu eta gordetzen da. Ondoren, WL busa aktibatzen da, datuak memorian behar bezala gordetzea ahalbidetuz.

Aplikazioak eta erabilerak

Ezaugarriak

SRAM memoria garestiagoa da, baina azkarragoa da eta energia gutxiago kontsumitzen du (batez ere atseden-egoeran) DRAM memoriaren aldean. Hori dela eta, normalean erabiltzen da atzipen-denbora oso txikia edo energia-kontsumo murriztua behar den egoeretan. Barne-egitura konplexuagoa duenez, DRAMek baino dentsitate kitxiagoa eskaintzen du, eta horregatik ez da erabiltzen datu-kopuru handia behar den guneetan, adibidez ordenagailu pertsonalen memoria nagusian.

Erlojuaren maiztasuna eta potentzia

SRAM baten energia-kontsumoa aldakorra da eta bere funtzionamendu-maiztasunaren arabera aldatzen da. Izan ere, maiztasun altuetan funtzionatzen duenean, bere kontsumoa DRAM batenaren antzekoa izan daiteke, eta zirkuitu integratu batzuek hainbat watt ere kontsumi ditzakete. Aldiz, maiztasun baxuetan funtzionatzen duten SRAMek energia-kontsumo askoz txikiagoa dute, mikrowatt ordenakoak.

SRAMen erabilerak

Produktu orokorrak:
- Interfaze asinkronoak dituzten txipak: 28 pineko gailuak, hala nola 32Kx8 (XXC256 esaten zaio) edo antzeko produktuak, txip bakoitzeko 16 Mbit-eko transferentzia-tasak eskaintzen dituztenak.
- Interfaze sinkronoak dituztenak: Hauek batez ere cache memoria gisa edo datu-transferentzia tasa oso azkarrak behar dituzten aplikazioetan erabiltzen dira, txip bakoitzeko 18 Mbit-eraino.
Txipetan integratuta
- RAM edo cache memoria gisa mikro-kontrolagailuetan.
- Cache primario gisa mikroprozesadoreetan (adibidez, x86 familiakoetan).
- Erregistroak gordetzeko mikrokontrolagailuetan.
- Zirkuitu integratuetan erabiltzen dira.
- FPGA eta CPLD gailuetan integratuta.

Produktuetan integratutako erabilerak

SRAM memoriak sistema zientifikoetan eta industrialetan, automobilaren elektronikan eta antzekoetan erabiltzen dira. Halaber, eguneroko erabilerako produktu askotan aurki daitezke, erabiltzailearen interfaze elektronikoa duten gailuetan zehazki.

Era berean, SRAM memoriak topa daitezke ordenagailu pertsonaletan, lan-estazioetan, bideratzaileetan eta periferiko gehienetan.

Zaleen arteko erabilera

Elektronikazale askok SRAM memoriak aukeratzen dituzte bere interfaze sinpleagatik. Izan ere, askoz errazagoa da SRAMekin lan egitea DRAMekin baino: ez dute freskatze-ziklorik behar, eta helbide eta datu-busetara zuzenean sar daiteke multiplexadoreak erabili beharrean. Gainera, SRAMek hiru kontrol-sarrera baino ez dituzte behar: Chip Enable (CE), Write Enable (WE) eta Output Enable (OE). SRAM sinkronoak erabiltzen direnean, horiei erloju-seinalea (CLK) gehitzen zaie.

SRAM motak

SRAM ez-hegakorra

SRAM ez-hegakorrak (NVRAM) RAMaren funtzionamendu bera du, baina ezaugarri berezi batekin, gordetako datuak mantentzen dira elikadura elektrikoa itzaltzen denean ere. Memoria mota hau informazioa energiarik gabe gorde behar den egoeretan erabiltzen da, normalean baterien erabilera nahi ez denean edo ezinezkoa denean.

SRAM asinkronoa

SRAM asinkronoa 4 Kb-tik 32 Mb-ra bitarteko tamainetan fabrikatzen da, horrek aukera sorta nahiko zabala eskaintzen du tamainaren ikuspegitik. Gainera, sarbide-denbora oso murriztua dutenez, memoria mota hauek bereziki egokiak dira komunikazio-ekipo askotan erabiltzeko, etengailuak, bideratzaileak, IP telefonoak, DSLAM txartelak eta automobilgintzako elektronikako osagai batzuk.

Transistore motaren arabera

Juntura bipolarreko transistorea edo BJT (TTL edo ECL motakoak): Transistore hauek oso azkarrak izaten dira, baina, aldi berean, energia asko kontsumitzen dute.
MOSFET (CMOS motakoak): Energia gutxi kontsumitzen dute, eta horregatik dira gaur egun gehien erabiltzen direnak.

Flip-flop motaren arabera

SRAM bitarra
SRAM hirutarra

Funtzioaren arabera

Asinkronoa: sistemaren erlojuaren maiztasunarekiko independentea.

Sinkronoa: eragiketa guztiak erlojuaren bidez kontrolatzen dira.

Erreferentziak

↑ (Ingelesez) Jonny. (2021-01-15). SRAM vs DRAM - Difference Between SRAM and DRAM | Difference and Definition. (kontsulta data: 2025-11-20).
↑ Kulkarni, Jaydeep P.; Kim, Keejong; Roy, Kaushik. (2007-10). «A 160 mV Robust Schmitt Trigger Based Subthreshold SRAM» IEEE Journal of Solid-State Circuits 42 (10): 2303–2313. doi:10.1109/JSSC.2007.897148. ISSN 1558-173X. (kontsulta data: 2025-11-20).
↑ Quasi-static random access memory. 2005-12-13 (kontsulta data: 2025-11-20).
↑ MORITA, Y.; FUJIWARA, H.; NOGUCHI, H.; IGUCHI, Y.; NII, K.; KAWAGUCHI, H.; YOSHIMOTO, M.. (2007-10-01). «Area Optimization in 6T and 8T SRAM Cells Considering Vth Variation in Future Processes» IEICE Transactions on Electronics E90-C (10): 1949–1956. doi:10.1093/ietele/e90-c.10.1949. ISSN 0916-8524. (kontsulta data: 2025-11-20).
↑ 6F2 3-transistor DRAM gain cell. 2005-12-13 (kontsulta data: 2025-11-20).

Ikus, gainera

Kanpo estekak

(Ingelesez) What is SRAM (static random access memory)?

Datuak: Q267416
Multimedia: SRAM / Q267416

[1] (Ingelesez) Jonny. (2021-01-15). SRAM vs DRAM - Difference Between SRAM and DRAM | Difference and Definition. (kontsulta data: 2025-11-20).

[2] Kulkarni, Jaydeep P.; Kim, Keejong; Roy, Kaushik. (2007-10). «A 160 mV Robust Schmitt Trigger Based Subthreshold SRAM» IEEE Journal of Solid-State Circuits 42 (10): 2303–2313. doi:10.1109/JSSC.2007.897148. ISSN 1558-173X. (kontsulta data: 2025-11-20).

[3] Quasi-static random access memory. 2005-12-13 (kontsulta data: 2025-11-20).

[4] MORITA, Y.; FUJIWARA, H.; NOGUCHI, H.; IGUCHI, Y.; NII, K.; KAWAGUCHI, H.; YOSHIMOTO, M.. (2007-10-01). «Area Optimization in 6T and 8T SRAM Cells Considering Vth Variation in Future Processes» IEICE Transactions on Electronics E90-C (10): 1949–1956. doi:10.1093/ietele/e90-c.10.1949. ISSN 0916-8524. (kontsulta data: 2025-11-20).

[5] 6F2 3-transistor DRAM gain cell. 2005-12-13 (kontsulta data: 2025-11-20).

[1]

[2]

[3]

[4]

[5]