leixj025
码龄18年
求更新 关注
提问 私信
  • 博客:271,436
    问答:149
    271,585
    总访问量
  • 49
    原创
  • 899
    粉丝
  • 76
    关注
IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:江苏省
加入CSDN时间: 2007-09-22

个人简介:停下匆忙的脚步,抬头仰望星空。

博客简介:

leixj的博客

查看详细资料
个人成就
  • 获得398次点赞
  • 内容获得61次评论
  • 获得1,729次收藏
  • 代码片获得100次分享
  • 博客总排名17,308名
  • 原力等级
    原力等级
    4
    原力分
    644
    本月获得
    27
创作历程
  • 8篇
    2025年
  • 2篇
    2024年
  • 5篇
    2023年
  • 8篇
    2022年
  • 11篇
    2021年
  • 18篇
    2020年
  • 4篇
    2019年
成就勋章
TA的专栏
  • 配电自动化
    6篇
  • PCIE
    1篇
  • 网络
    4篇
  • linux
    1篇
  • FPGA
    30篇
  • 软硬件设计
    13篇

TA关注的专栏 3

TA关注的收藏夹 0

TA关注的社区 2

TA参与的活动 0

兴趣领域 设置
  • 嵌入式
    嵌入式硬件
  • 硬件开发
    硬件工程fpga开发硬件架构
创作活动更多

AI 镜像开发实战征文活动

随着人工智能技术的飞速发展,AI 镜像开发逐渐成为技术领域的热点之一。Stable Diffusion 3.5 FP8 作为强大的文生图模型,为开发者提供了更高效的图像生成解决方案。为了推动 AI 镜像开发技术的交流与创新,我们特此发起本次征文活动,诚邀广大开发者分享在 Stable Diffusion 3.5 FP8 文生图方向的实战经验和创新应用 本次征文活动鼓励开发者围绕 Stable Diffusion 3.5 FP8 文生图方向,分享以下方面的内容: 1. 技术实践与优化 - Stable Diffusion 3.5 FP8 模型架构解析与优化技巧 - 文生图生成效果的提升方法与技巧 - 模型部署与加速策略,例如使用 Hugging Face、Diffusers 等工具 - 针对特定场景(例如二次元、写实风)的模型微调与定制化开发 2. 应用场景探索 - Stable Diffusion 3.5 FP8 在不同领域的应用案例分享,例如游戏设计、广告创意、艺术创作等 - 利用 Stable Diffusion 3.5 FP8 实现图像编辑、图像修复、图像增强等功能的探索 - 结合其他 AI 技术(例如 NLP、语音识别)构建更强大的应用 3. 创新应用与思考 - 基于 Stable Diffusion 3.5 FP8 的创新应用场景设计 - AI 镜像开发的未来发展方向的思考与展望 - 对 AI 镜像开发伦理、安全等问题的探讨

36人参与 去参加
  • 最近
  • 文章
  • 专栏
  • 代码仓
  • 帖子
  • 关注/订阅/互动
  • 收藏
更多
  • 最近

  • 文章

  • 专栏

  • 代码仓

  • 帖子

  • 关注/订阅/互动

  • 收藏

  • 社区

搜索 取消

GOOSE报文分析_详解GOOSE服务

摘要:文章系统介绍了IEC61850标准中的GOOSE(面向通用对象的变电站事件)模型及其应用。主要内容包括:1)GOOSE服务特点,采用以太网多播实现IED间快速可靠通信;2)独特的报文发送机制,结合心跳报文和变位重发机制保障实时性;3)精简的4层协议栈结构(应用层、表示层、数据链路层和物理层)减少传输延时;4)详细的报文帧结构解析,包括MAC层格式和ASN.1编码规则;5)单/双网接收机制设计确保数据可靠性。通过实例分析展示了GOOSE报文的具体应用,为智能变电站通信提供了标准化解决方案。
原创
博文更新于 2025.12.09 ·
46249 阅读 ·
48 点赞 ·
11 评论 ·
238 收藏

Exit breakpoint of FSBL (XFsbl_Exit) is not hit within allocated wait time of ‘60 seconds

摘要:PL工程编译后出现FSBL启动失败问题,经测试发现与PS侧DDR时序有关。通过精简PL设计、移除DDR及调整DDR时序参数(将速率从3200MT/s降至2400MT/s,并采用JEDEC推荐值)后问题解决。分析表明,原始DDR时序配置导致psu_init初始化失败,引发60秒超时。最终确认DDR时序紧张是导致FSBL无法正常触发的根本原因。
原创
博文更新于 2025.12.09 ·
318 阅读 ·
6 点赞 ·
0 评论 ·
8 收藏

Vivado中Tri_mode_ethernet_mac的时序约束、分析、调整——(五)调试注意的问题

1Bank的52Pins分4 Byte Group,每Byte Group 13Pins=Nibble_up 7Pins + Nibble_low 6Pins。每个nibble一个bitslice_control管理自己的6~7个pins。每个pin对应一个bitslice,它内部又包含多个component,如IOSerdes,IODelay等。可以单独使用调用Component Primitives;也可整体使用调bitslice原语称为native mode;
原创
博文更新于 2025.04.20 ·
1265 阅读 ·
28 点赞 ·
0 评论 ·
31 收藏

将txt文件转为bin文件

把txt中的数字每字节一组,转为其对应的字符并另存为bin文件,再次UE打开用16进制查看,即为txt中的原始数字。
原创
博文更新于 2025.03.31 ·
2783 阅读 ·
4 点赞 ·
2 评论 ·
3 收藏

基于PCIe的NVMe协议在FPGA中实现方法

NVMe协议是工作在PCIE的最上层协议层的,故需要先搞清楚PCIE。本文基于Xilinx的UltraScale+,开发工具为Vivado2021.2。NVMe的学习仍以spec为主,其它资料辅助理解,有冲突时以spec为准,必要时可对比最新版本spec。(此文重点介绍学习方法及资料,有时间再加细节)。 主要参考的文章是《老男孩读PCIe》,同时参考《古猫先生》,重点学习TLP报文部分,数据链路层和物理层的内容可以先不看。再买一本书《PCI Express 体系结构导读-王齐》用来查阅做笔记。
原创
博文更新于 2025.03.27 ·
11658 阅读 ·
15 点赞 ·
15 评论 ·
201 收藏

Vivado中Tri_mode_ethernet_mac的时序约束、分析、调整——(四)MAC IP自带的约束说明

说明Tri_mode_ethernet_mac IP中需要改动的源文件文件内容。在vivado中选中IP后右击选disable Core container 即可在工程目录下找到源文件并修改(.src/xx/ip/目录下为.xci文件仅包含IP配置,源文件在.gen/xx/ip/目录下)。需要修改IP源文件时,IP生成文件时用global模式,改动部分可以随工程一起编译。
原创
博文更新于 2025.03.13 ·
1977 阅读 ·
19 点赞 ·
0 评论 ·
30 收藏

Vivado中Tri_mode_ethernet_mac的时序约束、分析、调整——(三)基于PHY 88E15的约束设置

采用Marvell Alaska 88E15xx ,RGMII to Copper。input/output 约束:头大max尾小min"
原创
博文更新于 2025.03.11 ·
333 阅读 ·
8 点赞 ·
0 评论 ·
2 收藏

JESD204B及解扰模块

关于初始值手册中为'h7f80,实际使用时Xilinx IP中用的是之前ILAS中的最后2字节0x7e7c,完整的最后4字节是0x7c7e7d7c,左边的0x7c应该是多帧结束字符/A/。ILAS虽然不参与加扰,但其最后2字节留在了加扰器中。
原创
博文更新于 2025.02.13 ·
1179 阅读 ·
23 点赞 ·
0 评论 ·
18 收藏

Vivado中Tri_mode_ethernet_mac的时序约束、分析、调整——(二)MMCM Phase Shift Mode -waveform的时序分析变化

在FPGA中用MMCM对输入emcclk时钟做180°翻转后得clk_out1采样,默认在发送emcclk后的第一个采样clk的rise采样。分析Required Time的时间起点不再从0开始,而是直接从偏移后的相位5ns开始,但是整个输入路径的延时都在。-waveform 后时钟的相位突变,时序分析有其独立的起点。-latency时分析的起点仍然是0或T,仅在MMCM中增加了延时。
原创
博文更新于 2025.01.06 ·
628 阅读 ·
10 点赞 ·
0 评论 ·
1 收藏

Vivado中Tri_mode_ethernet_mac的时序约束、分析、调整——(一)时序约束的基本概念

input delay:外部时钟发送沿到数据头的最大/最小延时。output delay:数据头到达采样沿的最大最小时间(这是下游器件对FPGA管脚处的时序要求)。input,output中的-max用于分析setup,-min用于分析hold。
原创
博文更新于 2025.01.06 ·
1502 阅读 ·
30 点赞 ·
0 评论 ·
30 收藏

在UE中设置自动用Tcl/Tk语法着色XDC约束文件

Vivado中的约束文件为.xdc,是一种tcl脚本文件,故用UE等软件打开时可使用Tcl/Tk语法进行着色。默认情况下每次打开文件都要手动选择着色语法,用下图方法改为自动着色。
原创
博文更新于 2024.12.26 ·
242 阅读 ·
4 点赞 ·
0 评论 ·
0 收藏

Gamma LUT PG285笔记

探测器响应为线性亮度或RGB值,而显示器并非线性,需要算法做校正。
原创
博文更新于 2024.01.04 ·
1170 阅读 ·
10 点赞 ·
0 评论 ·
10 收藏

Sensor Demosaic IP 手册PG286笔记

IP 用于对bayer RGB(每个pixel只有单个R/G/B)做去马赛克处理,恢复成每个pixel点都有完整的RGB值。通过axi接口配置IP内部erg。
原创
博文更新于 2024.01.03 ·
1229 阅读 ·
10 点赞 ·
0 评论 ·
11 收藏

NVMe硬盘的厂家及序列号信息设置

在AIDA64 -> 存储设备 -> ATA中查看详细信息。
原创
博文更新于 2024.01.02 ·
2369 阅读 ·
12 点赞 ·
0 评论 ·
10 收藏

基于Xilinx bitslice原语实现delay可调整的MIPI DPHY

Xilinx自带的DPHY在1.5G时无法调整data line的delay值,在需要调整数据线延时的场景可使用文中方案,且有较少的资源占用。使用IBUFDS_DPHY,BITSLICE,BITSLICE_CONTROL实现MIPI DPHY。包含1条clock lane,4条 data lane。参考《UG571 ultralscale selectio》。
原创
博文更新于 2023.12.12 ·
3167 阅读 ·
24 点赞 ·
4 评论 ·
31 收藏

MIPI CSI-2 协议的主要内容

CSI-2的手册中主要介绍了,协议层的功能块:像素重组成字节(协议中提到的仅适用于标准图像格式,实际可以自定义),LLP层数据拆分按长短包组包+包头+ECC+CRC,字节按照lane通道分配。
原创
博文更新于 2023.11.30 ·
2093 阅读 ·
3 点赞 ·
0 评论 ·
16 收藏

MIPI D-PHY的初始化(MIPI Alliance & Xilinx)

DPHY的基本介绍及使用已有很多文章,基本是基于《MIPI Alliance Specification for D-PHY 》的内容,学习时也以此为准,可参考CSDN上的文章。着重讲述MIPI D-PHY的初始化部分。
原创
博文更新于 2023.09.04 ·
3528 阅读 ·
2 点赞 ·
0 评论 ·
17 收藏

allegro 尺寸标注操作未到板边的处理

1、进入尺寸标注。2、右击选择线性,parameters中可以改参数,默认即可。3、打开尺寸层,点击板边框。如果有圆弧没有标注到板边,可以在右侧find中关闭其它项,点击两个板边标注。
原创
博文更新于 2022.04.13 ·
1060 阅读 ·
0 点赞 ·
0 评论 ·
6 收藏

Unexpandable Clocks不可扩展时钟 UG903

同源时钟可能同步,可能异步?
原创
博文更新于 2022.03.14 ·
1994 阅读 ·
0 点赞 ·
0 评论 ·
5 收藏

二层交换机GMRP组播(SV,GOOSE帧格式)

GMRP是基于garp的(garp multicast registration protocol)一个组播注册协议,用于维护交换机中的组播注册信息。所有支持gmrp的交换机都能够接收来自其他交换机的组播注册信息,并动态更新本地的组播注册信息。
原创
博文更新于 2022.03.11 ·
7256 阅读 ·
2 点赞 ·
0 评论 ·
27 收藏
加载更多