为中国IC之崛起而读书
码龄11年
求更新 关注
提问 私信
  • 博客:593,760
    社区:336
    问答:3,269
    597,365
    总访问量
  • 76
    原创
  • 781
    粉丝
  • 81
    关注
IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:广西
加入CSDN时间: 2015-05-09

个人简介:学习、记录IC笔记

博客简介:

MaoChuangAn的博客

查看详细资料
个人成就
  • 获得406次点赞
  • 内容获得227次评论
  • 获得2,208次收藏
  • 代码片获得433次分享
  • 博客总排名1,366,528名
创作历程
  • 2篇
    2020年
  • 28篇
    2019年
  • 55篇
    2018年
成就勋章
TA的专栏
  • IC设计基础
    8篇
  • FPGA设计
    23篇
  • 图像压缩
  • 奇异值分解
    1篇
  • 上电复位
    1篇
  • VIVADO
    7篇
  • Sublime Text 3
    2篇
  • 按键消抖
    1篇
  • Python
    3篇
  • ZedBoard
    12篇
  • C语言基础
    1篇
  • 工作技巧
    3篇
  • Linux
    23篇
  • 剑指Offer系列
  • verilog
    2篇
  • MIG控制器
    3篇
  • IC设计基础
    12篇

TA关注的专栏 1

TA关注的收藏夹 0

TA关注的社区 0

TA参与的活动 0

兴趣领域 设置
  • 人工智能
    图像处理
创作活动更多

AI 镜像开发实战征文活动

随着人工智能技术的飞速发展,AI 镜像开发逐渐成为技术领域的热点之一。Stable Diffusion 3.5 FP8 作为强大的文生图模型,为开发者提供了更高效的图像生成解决方案。为了推动 AI 镜像开发技术的交流与创新,我们特此发起本次征文活动,诚邀广大开发者分享在 Stable Diffusion 3.5 FP8 文生图方向的实战经验和创新应用 本次征文活动鼓励开发者围绕 Stable Diffusion 3.5 FP8 文生图方向,分享以下方面的内容: 1. 技术实践与优化 - Stable Diffusion 3.5 FP8 模型架构解析与优化技巧 - 文生图生成效果的提升方法与技巧 - 模型部署与加速策略,例如使用 Hugging Face、Diffusers 等工具 - 针对特定场景(例如二次元、写实风)的模型微调与定制化开发 2. 应用场景探索 - Stable Diffusion 3.5 FP8 在不同领域的应用案例分享,例如游戏设计、广告创意、艺术创作等 - 利用 Stable Diffusion 3.5 FP8 实现图像编辑、图像修复、图像增强等功能的探索 - 结合其他 AI 技术(例如 NLP、语音识别)构建更强大的应用 3. 创新应用与思考 - 基于 Stable Diffusion 3.5 FP8 的创新应用场景设计 - AI 镜像开发的未来发展方向的思考与展望 - 对 AI 镜像开发伦理、安全等问题的探讨

31人参与 去参加
  • 最近
  • 文章
  • 专栏
  • 代码仓
  • 资源
  • 收藏
  • 关注/订阅/互动
更多
  • 最近

  • 文章

  • 专栏

  • 代码仓

  • 资源

  • 收藏

  • 关注/订阅/互动

  • 社区

  • 帖子

  • 问答

  • 课程

  • 视频

搜索 取消

FPGA_SPI多重启动

发布资源 2019.05.07 ·
pdf

ZedBoard的u-boot源码

发布资源 2018.11.14 ·
zip

Xilinx MIG 控制器工程

发布资源 2018.12.26 ·
rar

FPGA按键消抖程序

发布资源 2018.06.29 ·
vhd

PL_PS_intr.rar

发布资源 2019.05.23 ·
rar

axi_gpio.rar

发布资源 2019.05.23 ·
rar

ZedBoard启动文件

发布资源 2018.09.26 ·
gz

Xilinx COE文件生成

一、COE文件格式举个例子:这是一个完整的COE文件。第一行:MEMORY_INITIALIZATION_RADIX=16;表示的是几进制数据。第二行:MEMORY_INITIALIZATION_VECTOR=表示你要初始化的内容,然后把初始化的数据从第三行开始写,注意每一个数据后面都要有一个逗号。最后一个数据是分号。然后保存重新命名为xxx.coe...
原创
博文更新于 2019.06.03 ·
6867 阅读 ·
4 点赞 ·
1 评论 ·
22 收藏

如何设置Linux使用“Alt+Ctrl+T”打开命令窗口

1、Settings——>Keyboard——>自定义快捷键2、输入“gnome-terminal”,然后根据提示在键盘上设置同时按住"Alt+Ctrl+T",进行设置
原创
博文更新于 2018.11.08 ·
3608 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

Linux 下远程使用ssh远程登陆另一台主机并执行命令

工具:expextexpect 是什么,怎么用?expect是一个免费的编程工具语言,用来实现自动或者交互式任务通信,无需人为的干预。它是一门脚本语言,所以也与要自己的解释器,所以也必须安装解释器。在Linux安装:sudo apt-get install expect我的任务需求:1、需要远程登录到服务器(我使用SSH协议登录)2、可以自动输入密码,无需手动输入3、远程登录后可...
原创
博文更新于 2019.12.03 ·
2539 阅读 ·
0 点赞 ·
0 评论 ·
8 收藏

通过自加载的方式设置ZedBoard的IP地址

1、先下载arm_ramdisk.image.gzhttp://www.wiki.xilinx.com/Build+and+Modify+a+Rootfs2、执行以下命令 gunzip arm_ramdisk.image.gz chmod u+rwx arm_ramdisk.image mkdir tmp_mnt/ sudo mount -o loop arm_r...
原创
博文更新于 2018.11.14 ·
528 阅读 ·
0 点赞 ·
0 评论 ·
1 收藏

Zedboard 学习记录(一):移植Linaro-ubuntu系统

准备工作:1)启动文件:https://download.csdn.net/download/maochuangan/106892572)ubuntu-linaro 系统3)4GB的SD卡4)ZedBoard 开发板 版本:REV-D5)装有Ubuntu系统的电脑一台(用虚拟机也可以) 移植工作:1、将SD卡插到Ubunt电脑中。2、在Linux中进行格式化,并...
原创
博文更新于 2018.09.26 ·
1724 阅读 ·
0 点赞 ·
1 评论 ·
2 收藏

乘法器设计(一):基于移位相加的乘法器设计

在硬件电路中,常采用二进制乘法器,因此只讲二进制乘法器的原理。二进制乘法原理与十进制乘法原理类似,都是将乘数的每一位和被乘数相乘,除此之外,二进制乘法还有其自身的特点,这对于硬件设计极为关键。二进制乘法器可以分为有符号数乘法和无符号数乘法。无符号数乘法较为简单,不需要对乘数和被乘数扩展符号位,直接使用乘数和被乘数相乘相加即可。举例:比如两个无符号数3(011)和6(110)相乘,那结果应...
原创
博文更新于 2019.10.29 ·
12957 阅读 ·
16 点赞 ·
2 评论 ·
119 收藏

IC基础(一):异步FIFO

今天看别人的博客研究了一天的异步FIFO,中遇到了很多问题。很多人可能有过这样的经历,当你研究一个东西,可能你当时很清楚你是怎么想的,但是过后就忘记了当时的思路了。因此我写博客的主要目的就是为了回头查阅方便。IC基础可能会写很多篇,本篇异步FIFO就是此系列的第一篇。...
原创
博文更新于 2019.03.25 ·
16511 阅读 ·
39 点赞 ·
13 评论 ·
340 收藏

IC基础(三):跨时钟域处理——电平同步器

一、什么是跨时钟域?在讲怎么解决跨时钟域问题之前,起码的先介绍什么是跨时钟域吧!!!那么跨时钟域指的是什么意思呢?在IC基础(一):异步FIFO的介绍异步FIFO的介绍中其实就存在跨时钟域的问题。跨时钟域简单的说就是两个模块之间运行的时钟频率不一致,并且这里两个模块之间需要通信。举个例子就是现在有两个模块A和B,其运行的时钟分别是CLKA和CLKB。CLKA和CLKB的频率和相位不同的话,一定是...
原创
博文更新于 2019.05.07 ·
4150 阅读 ·
13 点赞 ·
1 评论 ·
51 收藏

FPGA——上电自复位方式(非常简单)

       上电自复位对FPGA的稳定性及其重要,因为对于某些设计,上电之后需要进行一些状态寄存器的初始化,或者系统自己初始化都需要一个复位信号。在这里我就介绍一个比较好用的方法,大家一起学习一下。library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;use IEEE.numeric_std.all;li...
原创
博文更新于 2018.06.29 ·
12179 阅读 ·
2 点赞 ·
8 评论 ·
16 收藏

axi_gpio_phy.rar

发布资源 2019.05.25 ·
rar

Xilinx 原语的具体实现方式大揭秘

今天发现了一个秘密,不知称为秘密是否恰当。之前使用Xilinx的原语都是直接调用的,不知到其具体的实现方式,使用的时候就感觉莫名其妙的。今天突然发现只要是原语都可以在Vivado的安装目录下找到其对应的.v文件。如果你Vivado的安装在C盘,则这个路径就是C:\Xilinx\Vivado\2015.2\data\verilog\src\unisims赶紧去看看吧...
原创
博文更新于 2020.03.12 ·
1282 阅读 ·
4 点赞 ·
0 评论 ·
5 收藏

ZedBoard 无桌面启动文件

发布资源 2018.09.27 ·
gz

always@(posedge clk)时序赋值延迟一个周期

前几天是问了我一个小问题,我总结关键点如下:情形一:always@(posedge clk) begin if(ce == 1'b1 && ready == 1'b1) w_en <= 1'b1; else w_en <= 1'b0;end 情形二:always@(posedge clk) begin if(ce == 1'b1 &&a...
原创
博文更新于 2020.01.15 ·
14488 阅读 ·
14 点赞 ·
13 评论 ·
46 收藏
加载更多